中文字幕区一区二,国产乱肉妇乱免费,摸丰满大乳奶水在线播放视频,鲁一鲁在线视频,婷婷一区二区三区四区,黄视频网站免费看,成人免费va视频

崗位職責(zé)：
1．負(fù)責(zé)制定FPGA、DSP和ADC電路的共性設(shè)計(jì)方案、設(shè)計(jì)規(guī)范等。
2．負(fù)責(zé)與產(chǎn)品總體、接收預(yù)處理、發(fā)射、信號(hào)處理等模塊負(fù)責(zé)人對(duì)接對(duì)接，具體負(fù)責(zé)數(shù)字信號(hào)處理的軟硬件設(shè)計(jì)及實(shí)現(xiàn)。
3．根據(jù)體系要求編制產(chǎn)品在各階段所需的相關(guān)技術(shù)文件。
4．負(fù)責(zé)對(duì)總體下達(dá)的技術(shù)指標(biāo)進(jìn)一步細(xì)化并實(shí)現(xiàn)，對(duì)各功能模塊設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行把關(guān)確認(rèn)。
5．負(fù)責(zé)解決各產(chǎn)品數(shù)字電路設(shè)計(jì)過(guò)程中的問(wèn)題。
6．負(fù)責(zé)數(shù)字電路專業(yè)方面論文及專利編制和把關(guān)。
任職要求：
1．通信工程、電子信息工程，碩士及以上。
2．五年及以上數(shù)字線路軟硬件設(shè)計(jì)經(jīng)驗(yàn)，獨(dú)立開(kāi)發(fā)過(guò)三個(gè)以上項(xiàng)目的數(shù)字電路設(shè)計(jì)。
3．精通FPGA＋DSP、FPGA＋ARM設(shè)計(jì)框架，精通各類ADC轉(zhuǎn)換、外部存儲(chǔ)器、總線、網(wǎng)絡(luò)、高速串口、電源管理等硬件設(shè)計(jì)；數(shù)字濾波器、匹配濾波器、信號(hào)發(fā)生器、TCP／IP、UDP等軟件設(shè)計(jì)。
4．熟練使用Altium Designer、PADS、PADS等EDA工具至少一種；Multisim、LTspice、Simulink等仿真工具至少一種；C＋＋、Verilog等語(yǔ)言。掌握LABVIEW、QT等工具。
5．熟練使用示波器、函數(shù)發(fā)生器、邏輯分析儀、頻譜儀等儀器和WORD、PPT等辦公軟件，
6．熟悉GJB9001C、GJB5000A等管理體系；熟悉軟硬件電路設(shè)計(jì)相關(guān)標(biāo)準(zhǔn)。
7．強(qiáng)有力組織溝通能力，責(zé)任心和團(tuán)隊(duì)合作精神。